ИНТЕГРАЛНИ БРОЯЧИ (COUNTERS)

I. ТЕОРЕТИЧНА ЧАСТ

1. Асинхронни броячи в ин интегрално изпълнение.

Броячите в интегрално изпълнение се реализират като синхронни и асинхронни броячи и променят състоянието си по положителния (преход 0-1) или отрицателен (преход 1-0) фронт на тактовия импулс.
На фиг.1 е показано схемното означение на итегралната схема 7493 – асинхронен двоичен брояч. Тя се състои от четири J-K тригера с двойна структура.

Първият тригер на брояча е отделен от останалите и дели тактожите импулси на две, а останалите три тригера образуват брояч до осем общ вход B. За реализация на брояча до 16, външно се свързва изхода на първия тригер QA с входа на втория тригер B, като е показано с пунктир на фиг.1. Изходите на брояча QA, QB, QC, QD са реализирани с двутактна схема, която осигурява голям коефициент на натоварване на изход, като при лог. „0”, така и лог „1”.
Входоете MR1 и MR2 са вътрешно свързани в логическа схема И и при едновременно подаване на лог „1” се нулират и четирите тригера на брояча. В режим на броене е необходимо поне на един от входовете R01 и R02 да бъде подадена на лог „0”.
Броячът променя състоянието си на всеки отрицателен фронт (преход 1-0) на тактовия импулс. Когато броячът се намира в състояние 15 (QA = QB = QC = QD = 1) и се подаде тактов импулс, броячът преминава в състояние 0 (QA = QB = QC = QD = 0) при отрицателен фронт на тактовия импулс. Когато броячът се намира в състояние 15 (QA = QB = QC = QD = 1) и се подаде тактов импулс, броячът преминава в състояние 0 (QA = QB = QC = QD = 0) при отрицателен фронт на тактовия импулс. Когато се въведът обратни връзки директно между входовете за нулиране MR1 и MR2 и изжодите на брояча, той ще се нулира и ще започне нов цикъл на броене. По този начин се съкращава брпят на вътрешните състояния на брояча, като този подход може да се използва само определени случай.

В цифровата техника широко се използват десетични броячи, които също се провеждат като интегрални схеми. Логиката на съращаване броя на вътрешните състояния на брояча е интегрирана заедно с тригерите. На фиг 2 е показано условно означение на десетичен асинхронен брояч, реализиран като интегрална схема 7490.

Броячът се състои от четири тригера, като входът и изходът на първия тригер са отделени и делят честотата на тактовите им пулси на две. Останалите три тригера, с помощта на вътрешни връзки образуват брояч да 5 и имат общ броячен вход В. За реализация на десетичен брояч е необходимо изводът на първия тригер QA да се свърже към входа на втория брояч В, както е показано с пунктир на фиг.2.
Входовете MR1 и MR2 са аналогични на тези на двоичния брояч 7493 и нулират брояча. Допълнителните входове MS1 и MS2 се използват за синхронно поставяне на брояча в състояние 9 (1001). За поставяне на брояча в състояние 9 е необходимо и на двата входа R9 да се подаде „1”. Ако едновременно на всички входове MR1 и MR2 и MS1 и MS2 се подаде лог „1”, броячът ще се установи в състояние 9. В режим на броене е необходимо поне на един от входовете R0 и R1 да се подаде лог „0”

2. Синхронни реверсивни броячи.

Реверсивните броячи работят в два взаимноизключващи се режима:

1. Режим на сумиране;
2. Режим на изваждане.

На фиг.3 е показано условното означение на реверсивен двоичен брояч 74193 и реверсивен десетичен брояч 74192 синхронни броячи. Вътрешната структура на броячите е реализирана по една и съща схема, като в десетичния брояч е въведена допълнителна схема за съкращаване на брояча.

Изводите на броячите има следното предназначение:

1. UP и DN – тактови входове на брояча, като в определен момент могат да се подават вхони импулси само на един от входовете. Входът UP определя режима на сумиране, а входът DN – режимът на изваждане;
2. CLR – вход за нулиране. При подаване на сигнал логическа „1” всички тригери на броячите се нулират, независимо от състоянието на останалите входове;
3. LD – вход за паралелно зареждане на броячите с информация, подадена на информационните входове A, B, C, D. зареждането се извършва при подаване на логическа „0” на входа L;
4. A, B, C, D – информационни входове за паралелно зареждане на съответните тригери на броячите;
5. QA, QB, QC, QD – паралелни изходи на броячите;
6. C0 – изход за пренос. На изхода се получава сигна, синхронно с тактовия сигнал UP, при преход от състояние „15” в сътояние „0” на двоичния брояч и при преход от състояние „9” в състояние „0” на десети1ния брояч;
7. B0 – изход за заем. На изходът се получава сигнал, синхронно с тактовия сигнал DN при преход от състояние „0” в състояние „15” при двоичен брояч и при преход от състояние „0” в състояние „9” на десети1ния брояч.

Изходите C0 и  B0 са предназначени за каскадно свързване на броячите, бе да е необходимо да се използват допълнитени елементи.

II. ОПИСАНИЕ НА ЛАБОРАТОРНИЯ МАКЕТ

Лабораторния макет се състои от:

• Захранващ блок подаващ +5 V на макета
• Клавиатура
• Макет – COUNTERS



Върху макета са монтирани 7493, 7490, 74193, 74192. Изходите на броячите са буферни с инвертори и светодиоди показват състоянието на съответния изход 1 – свети; 0 – не свети.

Инверторите светодиодите и резисторите не влизат в логиката на схемата, но нагледно показват изхода на брояча в какво състояние е.



Подобно са свързани изходите на 7490, 74192, 74193.

III. ЗАДАЧИ ЗА ИЗПЪЛНЕНИЕ.

1. Да се изследва интегрален двоичен брояч 7493. Да се състави таблицата на броене на брояча. Ако се изследва влиянието на входовете R0. Да се снеме времедиаграмата на брояча в динамичен режим.
2. Да се реализира схема на съкратен брояч до 12, да се изследва броячът в статичен режим и се снемата осцилограмите в динамичен режим.
3. Да се изследва схемата на интегрален брояч (7490) и се състави таблица на броене на брояча. Да се подадат едновременно логическа „1” на входовете R0 и R9. Да се снеме времедиаграмата на брояча в динамичен режим.
4. Да се изследват режимите на работа на синхронни реверсивни двоичен и десетичен броячи. Да се снемат осцилограмите на броячите в режим на сумиране и в режим на изваждане.
5. Да се реализират и изслдва брояч със 112 вътрешни състояния чрез използване на реверсивни двоичен 74193 и десетичен 74192 броячи.

IV. СЪДЪРЖАНИЕ НА ПРОТОКОЛА.

Структурни схеми и времедиаграми на изледваните броячи в т. 1, 2, 3, 4 и 5.