ТРИГЕРИ С ЛОГИЧЕСКИ ЕЛЕМЕНТИ

II. ТЕОРЕТИЧНА ЧАСТ.

Тргерът е схема с две устойчиви състояния, които се сменят под външно въздействие. Схемата има няколко входа и два изхода – взаимно инверсни.

Тригерът е основна градивна схема на други по-сложни интегрални структори.
Съществуват различни разновидности тригери:
А: според входовете D, T, RS, JK
B: според промяната – синхронни, асинхронни
C: според структурата – с единична и с двойна структура

    1. Асинхронни RS тригери

    .

    Структура с два R, S входа:
    S – Set; R – reset

    Схема с ИЛИ-НЕ

    Qn+1

    0

    0

    X

    0

    1

    0

    1

    0

    1

    1

    1

    Qn

     

     

     

     

    С два логически елемента NOR с показаните обратни връзки се реализира този тригер.
                R=0, S=0 Не довежда до промяна на тригера
                R=1, S=1 Не би трябало да се подава забранена комбинация

    RS – реализиран с NAND

    R

    S

    Qn+1

    0

    0

    X

    0

    1

    0

    1

    0

    1

    1

    1

    Qn

     

     

     

    Тази структура работи като се управлява с инверсни входни нива. За да е нормална структурата.

    И при тези структури имаме забранена коминация и коминация на входа – която не променя изхода.
    При разглеждане на горните структури е от съществено значение нивата, с които се преобръщат тригерите. Именно момента на превключване е от съществено значение да се изследва макета.

    Синхронни тригери – RS

    Горните структури на RS имат съществен недостатък, че при смяна на вх.информация тригерът може да се обърне в нежелано състояние. Това се избягва с въвеждането на синхронен RS тригер

    C

    R

    S

    Qn+1

    1

    0

    0

    Qn

    1

    0

    1

    1

    1

    1

    0

    0

    1

    1

    1

    X

    0

    X

    X

    Qn

    При тази структура докато „C” = 0, промяната на входа S, R не довежда до промяна на изходите. След като се установи желаната входна комбинация „R S” тя се  въвежда с промяна на „C” от 0 в 1.
                Това действие наричаме синхронно преобръщане на тригера.

               

    Структура синхронен RS – NOR.

               

               

    Разликата тук е при „С” = 1 – няма промяна на състоянието на тригера. При С = 1 става въвеждане на информацията R и S в тригерната структура.

               

    D – Тригер

               

    C

    D

    Qn+1

    ^

    0

    0

    ^

    1

    1

    0

    X

    Qn

               

               

    Тази тригерна структура повтаря състоянието на входа D.
    Ако се конструира от NAND:

               

               

    T – тригер – Тригер с бтоячен вход.

               

    T

    Qn+1

    ^

    n

     

     

    Структурата при всеки активен вход Т = (0 -> 1) сменя на изходните състояния. Това позволява да се използва този тригер в броячите.
                Видно е как от „RS” тригер е конструиран „D”, а от „D” е конструиран „Т”.
                Тази структура е възможна и от NOR.
                Двутактови структури

    Когато I-та структура приема II-та изключена. Конато II-та приема I-та изключена.

     

     

     

    II. РАБОТА С МАКЕТА

    Опитната постаовка включва:

      Последователност на работа

      1. Свързва се клавиатурата с макета
      2. Свързва се клавиатурата със захранването
      3. Включва се захранването в 220 V ~ (не се подава +5V към клавиатурата)
      4. Реализира се с проводници експрерименталната схема на макета
      5. Подава се +5V от захранването към клавиатурата
      6. Наблюдават се изходните нива според светодиодите

      (свети – изхода е в „1”)
      (не свети – изхода е в „0”)

       

      III. ЗАДАЧИ ЗА ИЗПЪЛНЕНИЕ

      1. Да се реализира асинхронен RS с NAND и се снеме Т.С.
      2. Да се реализира асинхронен RS с NOR и се снеме Т.С.
      3. Да се реализира синхронен RS с NAND, NOR и се снемат Т.С.
      4. Да се реализира асинхронен D с NAND, NOR.
      5. Да се реализират T тригери.
      6. Да се реализира двойна структура тригери.

      IV. СЪДЪРЖАНИЕ НА ПРОТОКОЛА

      Принципни схеми и таблици на истинност на реализираните схеми.

      V. КОНТРОЛНИ ВЪПРОСИ